FPGA 总览

说明

• 本目录收录 FPGA 开发环境, Verilog 基础, 仿真工具和特定平台记录.
• 当前内容以入门实践和工具配置为主, 适合作为后续继续整理的入口页.

常用入口

• Vivado
• Verilog / FPGA 要点
• iverilog
• ModelSim
• AGM 平台与工具链

建议阅读路径

1. 初学语法和时序概念时, 先看 Verilog / FPGA 要点.
2. 只做小型仿真实验时, 可先用 iverilog 跑最小 testbench.
3. 需要更完整的波形和工程级调试时, 再看 ModelSim.
4. 真正上板开发时, 再进入 Vivado 和具体平台工具链记录.

常见关注点

• 先区分“语法与时序基础”和“工具链配置问题”.
• 上板前要先处理时钟, 约束文件和引脚映射问题.
• 遇到结果不符合预期时, 先用仿真验证逻辑, 再排查板级连接和综合实现问题.
• 工程稍大时, 建议尽早建立 testbench 和模块化层次结构.

后续可补主题

• 约束文件与引脚分配.
• 时钟域与复位设计.
• 状态机模板与仿真模板.
• 资源利用率, 时序分析和上板调试流程.